

各 位

アオイ電子株式会社  
取締役社長 木下 和洋

## 最小要素のチップレット集積技術の開発に関するお知らせ

当社は、東京工業大学、科学技術創成研究院、未来産業技術研究所の栗田 洋一郎 特任教授と共同研究企業とともに、“Pillar-Suspended Bridge (PSB)” と呼ぶ技術を用いたチップレット集積技術を開発いたしましたので、下記のとおりお知らせいたします。

### 記

#### 1. 本開発の背景および目的

半導体集積回路は、素子微細化/集積度向上により、性能向上、消費電力とコスト低減を飛躍的なレベルで実現してまいりましたが、近年、半導体の原子サイズによる微細化の物理限界が認識されております。一方で、微細化に代わる集積規模拡大、性能向上/消費電力低減を実現する解決法としては、集積回路チップを従来の半導体実装技術に比べて密に結合して集積回路チップの集合体を構成するチップレット集積技術が注目を集めております。

本技術は、今後の大規模なチップレット集積に求められる広帯域のチップ間接続性能、チップレット集積規模の拡大といった要求を最小限の構成と製造プロセスで実現するものであり、チップ間の広帯域接続に微細な“MicroPillar”を経由したシリコン・ブリッジ接続構造と“All Chip-last”と呼ぶ製造プロセスを用いた事の特徴としております。これらの構造とプロセスは、チップレット集積に求められる要求を最もシンプルな形で提供するものであり、今後の鈍化が見込まれる微細化に代わって半導体集積回路システム技術の進化を加速していくことが期待されます。

#### 2. 本開発の経緯および今後の見通し

当社は、2022年10月1日に設立された、東京工業大学（栗田 洋一郎 特任教授）、大阪大学産業科学研究所（菅沼 克昭 特任教授/大阪大学名誉教授）、東北大学（福島 誉史 准教授）を中心としたチップレット集積プラットフォーム・コンソーシアムに参加いたしました。本コンソーシアムは公的組織（国立大学）が中心となって、チップレット集積に関するシステム設計、材料・要素技術を統合しチップレット構造そのものをサプライヤ各社と連携して開発する点に特徴があります。

当社は、本コンソーシアムにおいて、パネルレベル・チップレット集積ファウンドリとして各要素技術のインテグレーション～実際の製造技術確立を担います。また、本コンソーシアムの特徴を生かし、新たなチップレット構造を市場に提案し、協賛のファブレス顧客候補とも連携し国内バリューチェーンの確立を目指すとともに、本技術の事業化に向け周辺技術の開発を進め、早期量産化を目指してまいります。

なお、本開発の詳細については、2022年10月3日21時（日本時間）から開催の米国ボストンでの国際学会「IMAPS 2022」において発表いたします。

#### 参考資料

[http://www.aoi-electronics.co.jp/j/product/new\\_tecnic104.html](http://www.aoi-electronics.co.jp/j/product/new_tecnic104.html)

#### 関連リンク

・東京工業大学プレスリリース

<https://www.titech.ac.jp/news/2022/064932>

以 上